剛看完韋東山老師的教學(xué)視頻，寫個(gè)隨筆鞏固一下下。

2440芯片上不止有cpu，還有 AHB高速總線（LCD，中斷，USB，內(nèi)存 控制器等），APB低速外設(shè)總線（I2C,I2S，GPIO等）。存在3個(gè)時(shí)鐘，F(xiàn)CLK,HCLK(AHB),PCLK(APB).

2440有一個(gè)12m的晶振(時(shí)鐘源)，是通過(guò)鎖相環(huán)PLL硬件實(shí)現(xiàn)倍頻。2440芯片有兩個(gè)PLL：MPLL、UPLL，時(shí)鐘源經(jīng)過(guò)MPLL， MPLL和UPLL （供給USB）通過(guò) M、P、S 這3個(gè)參數(shù)確定FCLK輸出頻率。MPLL通過(guò)HDIVN和PDIVN分頻之后確定HCLK和PCLK的頻率，通過(guò)通過(guò)設(shè)置MPLL、HDIVN、PDIVN 給CPU提速。

2440CPU 啟動(dòng)過(guò)程。

1.上電之后，復(fù)位芯片等待電源穩(wěn)定，會(huì)處于低電平一段時(shí)間，電源穩(wěn)定之后才輸出高電平。

2.根據(jù)OM[3:2]的值，此時(shí)的FCLK為12MHZ（時(shí)鐘源的頻率）

3.復(fù)位芯片輸出高電平之后，會(huì)鎖存OM[3:2]的值。

4.設(shè)置PLL的值,此時(shí)PLL開(kāi)始工作，并等待PLL輸出穩(wěn)定之后（LOCK TIME寄存器）

5.FCLK輸出新時(shí)鐘。

涉及寄存器

 設(shè)置CLKDIVN寄存器設(shè)置HDIVN和PDIVN。

 設(shè)置MPLL寄存器

 具體如何設(shè)置MDIV PDIV SDIV，下圖提供了相關(guān)參考：

具體代碼如下：

 1 //設(shè)置LOCKTIME

 2 ldr r0, =0x4C000000

 3 ldr r1, =0xFFFFFFFF

 4 str r1, [r0]

 5     

 6 //設(shè)置MPLL FCLK:HCLK:PCLK = 400：100:50(1:4:8)

 7 ldr r0, =0x4C000014

 8 ldr r1, =0x5 //CLKDIV = Ox5 (0b101)

 9 str r1, [r0]

10 

11 //設(shè)置cpu為異步模式

12 mrc p15, 0, r0, c1, c0, 0 

13 orr r0, r0, #0xc0000000

14 mcr p15, 0, r0, c1, c0, 0

15 

16 /*設(shè)置時(shí)鐘以最高頻率運(yùn)行 400MHZ*/

17 //MPLL= (92 << 12) | (1 << 4) | (1 << 0)

18 ldr r0, =0x4C000004

19 ldr r1, =(92 << 12) | (1 << 4) | (1 << 0)

20 str r1, [r0]