国产精品久久久久影院,成人午夜福利视频,国产精品久久久久高潮,国产精品 欧美 亚洲 制服,国产精品白浆无码流出

在過去的兩年里,EDA領域發(fā)生著一件需要引起重視但似乎沒人關注的動向:硬件驗證工具(基本上是硬件仿真和基于FPGA的原型驗證)的收入超過了HDL或RTL Simulation的收入。


ESD聯盟每季度發(fā)布的統(tǒng)計報告顯示,從1995年到2018年,HDL Simulation的收入一直超過硬件仿真工具1億美元左右。


然而這一情況在2018年開始逆轉,并于2019年,硬件仿真工具銷售額超過了Simulation。


為什么會發(fā)生這種情況?是否有合理的理由去預測未來?


image.png

從歷史談起


在2000年初,最先進的工藝技術節(jié)點差不多是180nm,差不多是千萬量級的晶體管數量,設計結構由單核處理器、內存塊和硬連線邏輯(以一些商業(yè)IP和自定義塊的形式)組成。


一般都是在RTL設計上運行HDL Simulation,以及通過硬件驗證語言(HVL)測試臺進行測試,就可以很好地滿足硬件設計驗證。當時硬件仿真工具還處于初級階段,僅在電路內仿真(ICE)模式下部署,并處理真實世界的輸入,以執(zhí)行CPU和GPU的系統(tǒng)級驗證。


當時,嵌入式軟件并不流行,在開發(fā)時,它的驗證要么在RTL達到穩(wěn)定后基于FPGA的原型上完成,要么在預生產的芯片Demo上完成。


在隨后的二十年中,工藝技術節(jié)點不斷縮小,硬件設計的復雜性繼續(xù)增加。這種方法學形成了一個多層次的結構,包括各種處理核心、大量內存以及許多IP和自定義塊。今天,最大的設計接近100億個晶體管,增加了三個數量級。


在硬件擴展的同時,軟件也實現了更多的功能。與硬件一樣,軟件采用多層分層堆棧的形式。


這種狀態(tài)極大地影響了芯片設計的總體成本,并深刻地改變了設計驗證方法。


image.png

圖2:與工藝技術節(jié)點所對應的,設計最先進芯片的成本正在飆升。在28nm及以下,嵌入式軟件驗證和硬件驗證部分的成本最高。來源:IBS


圖4顯示了每個過程技術節(jié)點在硬件驗證和軟件驗證方面的花費,其中軟件驗證開銷已經超過了硬件驗證開銷。


image.png

圖3:由于工藝技術節(jié)點變小,硬件驗證和軟件驗證的年度預算正在增長。


新的驗證/驗證要求:數十億門的萬億次循環(huán)


半導體設計領域中的變化影響了設計驗證方法,尤其是HDL Simulation,它的吞吐量已經突破天際。考慮下超10億門的設計中,對硬件和嵌入式軟件進行詳盡的驗證需要什么。


嵌入式軟件包括驅動程序、一個或多個操作系統(tǒng)、中間件和應用程序。所有這些都與硬件交互。任何一種情況下的任何異常都會影響到整體,從而使驗證/驗證團隊本已十分艱巨的任務更加惡化。挖掘深層次的錯誤,無論是硬件還是軟件,都需要將其結果進行充分驗證。


今天,驗證團隊必須處理另一項任務。為了在競爭激烈的環(huán)境中取勝,新設計必須在提供高性能和低功耗方面優(yōu)于競爭對手。這兩個目標都必須在開發(fā)階段得到驗證,然后才能進行設計。


實際上,這意味著需要在十億個測試中的門設計(DUT)上處理數萬億個驗證周期。無論其復雜性如何,任何測試臺都無法實現該目標。它只能通過處理真實的應用程序或實際的工作負載基準來滿足。


結論


只有硬件輔助驗證工具(如硬件仿真器和FPGA原型)才具有引導操作系統(tǒng)和執(zhí)行驗證、仿真和分析DUT所需的整個軟件堆棧的吞吐量。


值得注意的是,模擬器和FPGA原型的總擁有成本(COO)明顯高于HDL Simulation的COO,這也解釋了為什么2018年其收入超過了HDL Simulation的收入。撇開不談,芯片設計驗證小組也必須依靠仿真器和FPGA原型來實現他們的目標。因此,這一趨勢將持續(xù)下去。

關鍵字:Emulation  Simulation  Validation  Verification 引用地址:硬件仿真工具首次超越軟件Simulation的原因是什么

上一篇:國微思爾芯推出配備4顆Stratix 10GX的原型驗證系統(tǒng)
下一篇:2020年Q3經濟正在恢復元氣,正常水平只能等到2022

推薦閱讀

本文以Atmega168PA+PROGISP為例說明Atmega48-88-168熔絲位的設置方法,參考設計電路圖如下圖所示,外接7.3728M無源晶振。 1、啟動PROGISP軟件,正確連接下載器和目標板,選擇Atmega168PA,點擊“RD”按鈕,一切正常的話,應在提示欄中看到正確提示。 2、 點擊“...”按鈕,打開“Fuse&Lock”對話框,選擇“向導方式”。 ...
OPPO今天在上海舉行Reno2新品發(fā)布會,Reno2手機正式亮相。這次OPPO Reno2在視頻拍攝上做了很多優(yōu)化,不僅是視頻防抖,還有收音降風噪,加入Soloop即錄視頻編輯器,讓視頻制作分享更加便捷。OPPO Reno2在細節(jié)上的打磨更加極致,所有的邊緣甚至是出音孔、mic孔全都做了倒角,四周邊框做了進一步的縮窄,下巴寬度只有3.35mm。Reno2配備三種靈動神秘的三維漸...
PC市場當前為x86運算架構統(tǒng)治,不過,高通已經聯合微軟,想借助ACPC(全時連接電腦)的概念單點突破,然而效果似乎一般。 沒想到蘋果也加入行列,宣布為Mac自研Apple Silicon處理器?,F在,聯發(fā)科也加入進來。 聯發(fā)科的選擇同樣謹慎,目標是谷歌Chromebook筆記本。雖然Chromebook不起眼,實際上在美國等地的教育市場占有重要的一席之地。 在9月9日的教育...
現年 71 歲的東芝電子設備集團前首席執(zhí)行官 Shozo Saito 長期以來一直對日本半導體行業(yè)的衰退感到沮喪。“日本芯片制造商的競爭力正在下降,”Shozo Saito嘆道。當他在東芝工作時,日本在半導體市場上的全球份額超過 50%,部分歸功于 Saito 自己的團隊商業(yè)化的存儲芯片。半導體行業(yè)協會的數據顯示,如今日本的份額已下滑至 10%,而該國突然發(fā)現...

史海拾趣

問答坊 | AI 解惑

電路簡單, 卻有很多讓人想不出原由 ?

假設輸入為一個理想的脈波, 則VOUT為圖(a)時, 其 rise time 與 fall time的成因為何? 有何方法可減少rise time與fall time ? Ib與Ic 的大小會影響rise time與fall time嗎 ? 有時候會遇到輸出如圖(b)時,其尖波成因為何? 如何消除? …

查看全部問答∨

請問哪里有下載xp sp1 ddk

版本號是2600.1106 網上找了一圈都沒有…

查看全部問答∨

51定時中斷

一個關于定時器中斷的問題: 下面是關于定時中斷的代碼,請高手指點迷津:     uint ondisp_time; uint offdisp_time;   //  聲明全局變量 void timer0(void) interrupt 1 {    if(ondisp_time)&nbs ...…

查看全部問答∨

太陽能熱水器控制儀的水位傳感器是什么原理

測量了傳感器的電阻,在不同的的水位,電阻值都會緩慢的上升,最終都是60k或接近,請問這是什么原理,或者是測量方法不對. 現在設計一個電路,可以測溫度,也可以測水位。測溫度,就是用測量電阻,然后轉換為頻率,單片機檢測接收。測量水位,看到 ...…

查看全部問答∨

定制的ce內核,移植到終端上后,屏幕提示不支持輸入

定制的ce內核,移植到終端上后,屏幕提示不支持輸入…

查看全部問答∨

求周啟平的《VxWorks下設備驅動程序及BSP開發(fā)指南》

由于剛接觸,覺得這本書不錯,今天跑遍了各個書店都沒找著,不知哪位有電子版的啊,或者給出下載網址也行,謝謝了!…

查看全部問答∨

雖然很簡單,但還是得問:ADC采樣控制寄存器采樣通道的設置

在ADC的驅動里編寫Read_Adc,設置采樣通道,pADCIOreg->rADCCON = (1…

查看全部問答∨

C8051數字濕度計碰到不可逾越的難題: 電池不能充電

    想了好幾天, 試了無數種方法, 無法成功.     不知道有成功的人沒有.…

查看全部問答∨

DSP集成開發(fā)環(huán)境:CCS及DSP_BIOS的原理

DSP集成開發(fā)環(huán)境:CCS及DSP_BIOS的原理 …

查看全部問答∨
小廣播
最新半導體設計/制造文章

 
EEWorld訂閱號

 
EEWorld服務號

 
汽車開發(fā)圈

 
機器人開發(fā)圈

電子工程世界版權所有 京ICP證060456號 京ICP備10001474號-1 電信業(yè)務審批[2006]字第258號函 京公網安備 11010802033920號 Copyright ? 2005-2025 EEWORLD.com.cn, Inc. All rights reserved