摘要

本文通過故意損壞IGBT/MOSFET功率開關來研究柵極驅(qū)動器隔離柵的耐受性能。

在高度可靠、高性能的應用中，如電動/混合動力汽車，隔離柵級驅(qū)動器需要確保隔離柵在所有情況下完好無損。隨著Si-MOSFET/IGBT不斷改進，以及對GaN和SiC工藝技術(shù)的引進，現(xiàn)代功率轉(zhuǎn)換器/逆變器的功率密度不斷提高。因此，需要高度集成、耐用的新型隔離式柵極驅(qū)動器。這些驅(qū)動器的電隔離裝置體積小巧，可集成到驅(qū)動器芯片上。這種電隔離可以通過集成高壓微變壓器或電容器來實現(xiàn)。1, 2, 3 一次意外的系統(tǒng)故障均可導致功率開關甚至整個功率逆變器損壞和爆炸。因此，需要針對高功率密度逆變器研究如何安全實施柵級驅(qū)動器的隔離功能。必須測試和驗證最壞情況下（功率開關被毀壞）隔離柵的可靠性。

簡介

在最壞的情況下，即高功率MOSFET/IGBT發(fā)生故障時，逆變器幾千μF的電容組會快速放電。釋放的電流會導致MOSFET/IGBT損壞、封裝爆炸、等離子體排出到環(huán)境中。4 一部分進入柵級驅(qū)動電路的電流會導致電氣過載。5 由于功率密度極高，所以在制作驅(qū)動器芯片時，需要保證即使芯片本身出現(xiàn)故障，仍然能夠保持電隔離。

高度集成的現(xiàn)代柵級驅(qū)動器的構(gòu)建

芯片級隔離采用平面微變壓器方法來提供電隔離。它采用晶圓級技術(shù)制造 ，配置為半導體器件大小。1iCoupler?通道內(nèi)含兩個集成電路(IC)和多個芯片級變壓器（圖1）。隔離層提供隔離柵，將每個變壓器的頂部和底部線圈隔開（圖2）。數(shù)字隔離器采用厚度至少為20 μm的聚酰亞胺絕緣層，在晶圓制造工藝中放置在平面變壓器線圈之間。這種制造工藝以低成本將隔離元件與任何晶圓半導體工藝集成，實現(xiàn)出色的質(zhì)量和可靠性。圖2的剖面圖顯示了被較厚的聚酰亞胺層隔開的頂部和底部線圈的匝數(shù)。

圖1.MOSFET半橋驅(qū)動器ADuM3223的芯片配置。

封裝內(nèi)的分接引線框架完成隔離。當柵級驅(qū)動器輸出芯片因功率開關爆炸損壞時，內(nèi)部芯片分區(qū)和配置必須確保隔離層完好無損。為確保柵級驅(qū)動器不受損壞，采取了以下幾種保護措施：

• 合理設置外部電路的尺寸，限制流向 柵級驅(qū)動器芯片的電流

• 在驅(qū)動器芯片上合理配置輸出晶體管

• 在芯片上合理配置微變壓器

• 合理安排控制封裝內(nèi)的驅(qū)動器芯片

圖2.ADuM3223：微變壓器橫截面。

ADuM3223 柵級驅(qū)動器的內(nèi)部芯片配置（圖1）展示了一種芯片配置示例，它能夠在極端電氣過載時避免發(fā)生電隔離故障。

仿真最糟糕的逆變器故障情況的破壞性試驗

構(gòu)建一個385 V和750 V兩級電壓的測試電路，用來模擬真實的功率逆變器情形。在采用110 V/230 V ac電網(wǎng)，需要實施功率因素校正的系統(tǒng)中，385 V電壓電平極為常見。在使用額定擊穿電壓為1200 V的開關的驅(qū)動應用中，對于所使用的高功率逆變器而言，750 V電壓電平極為常見。

在破壞性試驗中，會接通由功率開關和適當?shù)尿?qū)動器組成的逆變器橋臂，直到開關出現(xiàn)故障。破壞過程中的波形會被記錄下來，以確定流入柵級驅(qū)動器芯片的電平。試驗研究了幾種保護措施，以便限制流入柵級驅(qū)動器電路的擊穿電流。破壞性試驗中用到了多種IGBT和MOSFET。

控制MOSFET/IGBT損壞程度的測試電路

為了實施IGBT/MOSFET驅(qū)動器電氣過載測試（EOS測試），構(gòu)建了一個非常接近真實情況的電路。該電路中包含適用于5 kW至20 kW功率范圍逆變器的電容和電阻。軸向型柵極電阻Rg采用2 W額定功率的金屬電阻。為了避免電流從高壓電路反向進入外部電源，采用了一個阻流二極管D1。這也反映了真實情況，因為浮動電源包括至少一個整流器（即自舉電路）。高壓電源(HV)通過包括充電電阻Rch和開關S1的電路為電解電容塊充電。

實施EOS測試時，采用500μs開啟信號來控制輸入VIA或VIB。開啟信號通過微隔離進行傳輸，會造成短路，并損毀功率晶體管T1。在某些情況下，會出現(xiàn)晶體管封裝爆炸。

共采用四種功率開關（兩級電壓）來仿真逆變器的損壞情況。針對特定開關類型實施的首次測試先后在不采用和采用功率限制電路的情況下進行。為了限制損壞階段流入驅(qū)動器電路的電流，有些測試直接在驅(qū)動器輸出引腳處配置了齊納二極管Dz（BZ16，1.3 W）。此外，還研究了各種不同的柵級電阻值。

圖3.用于測量功率開關損壞對隔離耐受性能影響的ADuM4223的EOS電路布局。

圖4.用于確定隔離耐受度功率限制的ADuM4223的EOS電路布局。

圖5.最糟糕情況下（輸入和輸出芯片直接承受電流時）ADuM4223的EOS電路。

無功率限制柵級驅(qū)動電路直接受損測試電路

還進行了另一項仿真最壞情況的實驗，其中柵級驅(qū)動器的輸入和輸出芯片直接承受擊穿電流(destructive energy)。在這次破壞性試驗中，將充滿電的大容量電容直接連接到柵級驅(qū)動器的輸出引腳（圖4）。該試驗展示了可能出現(xiàn)的最嚴重的過載情形，從而檢驗其隔離功能耐受性。電流直接流入驅(qū)動電路，而柵級電阻是唯一的功率限制裝置。繼電器S2將高壓耦合到柵級驅(qū)動器輸出電路。

圖5所示為最壞情況測試，其中沒有采用任何器件限制流入輸入和輸出芯片的電流。將750 V高壓通過開關S1直接施加于輸出芯片，即在沒有限流柵級電阻的情況下，將中高壓750 V直接施加于驅(qū)動器芯片會出現(xiàn)的最壞情況。

另一種可能的最壞情況是對驅(qū)動器的主側(cè)控制芯片施加過高的電源電壓。推薦使用的最大輸入電源電壓為5.5 V。如果產(chǎn)生輸入電壓的DC-DC轉(zhuǎn)換器失去調(diào)節(jié)能力，其輸出電壓就會增大。失去調(diào)節(jié)作用時，轉(zhuǎn)換器的輸出電壓可以增大到一流DC-DC轉(zhuǎn)換器的2到3倍。ADuM4223輸入芯片承受的功率有限，電阻、功率開關、電感等其他設備都和往常一樣在其各自的位置。這些器件會阻礙電流流入控制芯片。為了真實模擬DC-DC轉(zhuǎn)換器故障，選擇采用15 V、1.5 A限流值的電源電壓。

實驗結(jié)果

表1給出了使用圖3、圖4和圖5中的電路實施過載測試的結(jié)果。為了確定保護電路的作用，針對每個MOSFET/IGBT 功率開關類型實施了兩次測試。在9、10和11的最壞情況測試中，使用了機械開關S1和S2。

表1.不同功率開關及不同損壞條件下的破壞性試驗

圖6.損壞SPW2460C3生成的波形圖；未發(fā)現(xiàn)驅(qū)動器損壞情況。

圖7.損壞2xFDP5N50（并聯(lián)）生成的波形圖；柵級驅(qū)動器出現(xiàn)故障。

一般情況下，齊納二極管可以幫助保護驅(qū)動電路，如表所示（對比試驗1和試驗2）。但是當柵極電阻的值過小時，盡管采用了齊納二極管，驅(qū)動器仍然會損壞（對比試驗3和試驗4）。

通過對比試驗2和試驗3，以及試驗3和試驗4，可以估算出損害驅(qū)動器的電流。通過試驗5和6可以得出一個非常有趣的結(jié)論：與功率等級相同的IGBT相比，超結(jié)MOSFET似乎能顯著降低流入柵極驅(qū)動器的功率水平。試驗9、10和11（未限制流入控制和驅(qū)動器芯片的電流）的目的是研究最壞情況下的隔離柵耐受性。

MOSFET和IGBT的不同破壞表現(xiàn)

破壞性試驗展示了功率開關受損時的各種波形。圖6所示的是超結(jié)MOSFET的波形。接通電路和芯片損壞之間的時間間隔 大約是100μs。只有非常有限的電流流入驅(qū)動器芯片，需承受過載情況。在相同的試驗條件下，標準MOSFET產(chǎn)生的柵極電流和過壓明顯更高，導致驅(qū)動器損壞，如圖7所示。芯片損壞分析

部分柵級驅(qū)動器封裝針對不同開關和不同測試條件，其芯片損壞情況相似。圖8所示為試驗8中基于P-MOSFET輸出驅(qū)動級的損傷情況（表1）。在體電壓為750 V時試驗導致IGBT爆炸，以及限流器件Rg和DZ損壞；但是，只能看見引腳VDDA的線焊位置附近小范圍熔化。在損壞階段，柵級過電流通過內(nèi)置的P-MOSFET二極管流入 100 μF 電容。由于過電流，線焊附近區(qū)域熔化。驅(qū)動器芯片沒有進一步損壞，控制芯片也沒有出現(xiàn)進一步的隔離損壞。圖9所示為試驗9過程中的熔融區(qū)域，其中直接將150 V高壓施加于驅(qū)動器芯片?？刂菩酒碾姼綦x通過了本次極端過載試驗。

圖8.柵級驅(qū)動器芯片照片，展示了試驗8期間的損壞位置 (ADuM4223 #1)。只有輸出芯片表面有一小塊燒壞。未發(fā)現(xiàn)隔離柵受損。

圖9.柵級驅(qū)動器芯片照片，展示了試驗9期間的損壞位置 (ADuM4223 #2)。極端電氣過載未能損壞控制芯片。未發(fā)現(xiàn)隔離柵受損。

圖10.柵級驅(qū)動器芯片照片，展示了試驗10期間的損壞位置。輸出驅(qū)動器施加超高功率損壞了電路；大面積燒壞。但是，隔離柵未受損。

主側(cè)最壞的情況展示的是對控制芯片施加超高電源電壓的情況。因此，在試驗11中，對VDD1引腳施加了15 V電源電壓（圖5），這明顯超過了7.0 V絕對最大額定值。圖11中的照片顯示了VDD1引腳附近芯片有部分燒壞。

圖11.輸入控制芯片照片，展示了試驗11期間的損壞位置。施加于電路中的電流在VDD1引腳周圍造成了小范圍損壞。未發(fā)現(xiàn)隔離柵受損。

結(jié)論

針對功率開關的破壞性試驗不會影響集成式柵級驅(qū)動器ADuM4223/ADuM3223的隔離柵耐受性。即使驅(qū)動器由于過多的電流流入輸出芯片而損壞，也只是局部小范圍燒壞。多余的電流通過P-MOS驅(qū)動晶體管流入隔直電容。因此，只有P-MOS區(qū)域出現(xiàn)熔化。

ADuM4223/ADuM3223的芯片配置不允許熔融區(qū)擴散到控制芯片，其中包括電氣隔離信號變壓器。為了限制流入驅(qū)動器輸出的電流，可以使用齊納二極管。齊納二極管與適當?shù)臇艠O電阻結(jié)合使用，在功率開關損壞時可以起到保護柵極驅(qū)動器的作用?？梢栽O計使用柵極電阻來管理正常工作期間的功耗，并在功率開關損壞時將驅(qū)動器與其隔離開來。當芯片上直接施加高壓時，柵級電阻起保險絲的作用。電阻會控制芯片損壞程度，將其控制在輸出功率開關周圍的小范圍內(nèi)。

在最壞的情況下，對輸出芯片施加高功率時，驅(qū)動器輸出引腳附近會出現(xiàn)小范圍損壞。這個試驗不會影響隔離的耐受性能。主側(cè)在最壞情況下，當電源電壓明顯高于絕對最大額定值時，電源電壓引腳周圍會出現(xiàn)小范圍損壞。在所有電氣過載試驗中，都未出現(xiàn)隔離功能減弱的跡象。隨后實施的高壓隔離試驗驗證了電微隔離的耐受性能。適當?shù)男酒Y(jié)構(gòu)以及驅(qū)動器封裝內(nèi)部的芯片配置，可以避免擊穿電壓擴散到微變壓器的高壓隔離層。

參考文獻

1 Baoxing Chen、Bernhard Strzalkowski。“采用微變壓器的隔離式柵級驅(qū)動器?！盓CPE workshop “功率開關周圍的電子元件?！?011年6月29日。

2 Andreas Volke、Michael Hornkamp、Bernhard Strzalkowski?！盎跓o芯變壓器驅(qū)動器IC 2ED020I12-F的IGBT/MOSFET應用?！?Proceedings of PCIM 2004，紐倫堡，2004年。

3 SLLA198，“ISO72x系列高速數(shù)字隔離器。”Texas Instruments。

4 Bernhard Strzalkowski?！安捎梦⒆儔浩骷夹g(shù)的高性能IGBT驅(qū)動器提供出色的隔離性能。”Proceedings of PCIM2007，紐倫堡，2007年。

5 Bernhard Strzalkowski?！癐GBT/MOSFET柵極驅(qū)動器提供隔離功能的最大功率限制。”Proceedings of PCIM 2014，2014年。