在實現復雜信號處理算法時,FPGA硬件數字信號處理(DSP)體系結構發(fā)揮了很大的作用。Altera Stratix?V FPGA 具有精度可調DSP模塊體系結構,是能夠有效支持包括浮點實現等多種不同精度級的唯一可編程器件。采用64位級聯總線和累加器,設計人員不用犧牲精度就可以實現需要多個DSP模塊的算法。這一獨特的體系結構提高了系統性能,降低了功耗,減小了系統算法設計人員在體系結構上的限制。