国产精品久久久久影院,成人午夜福利视频,国产精品久久久久高潮,国产精品 欧美 亚洲 制服,国产精品白浆无码流出

您現(xiàn)在的位置>>白皮書(shū) > EDA/其他 > CADENCE C-TO-SILICON COMPILER高層次綜合(中文)

CADENCE C-TO-SILICON COMPILER高層次綜合(中文)

CADENCE C-TO-SILICON COMPILER高層次綜合(中文)       Cadence C-to-Silicon Compiler會(huì)從定時(shí)與非定時(shí)的C/C++/SystemC算法描述為數(shù)據(jù)路徑與控制功能性電路自動(dòng)生成可綜合的RTL。讓得到的代碼質(zhì)量達(dá)到或超過(guò)手工編寫(xiě)的RTL設(shè)計(jì)的90%，同時(shí)讓工程師投入的精力減少達(dá)90%，C-to-Silicon Compiler成為RTL代碼生成的設(shè)計(jì)復(fù)雜性與效率之間銜接的橋梁。

下載說(shuō)明
  • 發(fā)布公司：Cadence
  • 文件大?。?56.95 Kb
  • 更新時(shí)間：2010-09-06 18:27:12
  • 官網(wǎng)：www.cadence.com

  • EEWorld感謝您的關(guān)注!
?
相關(guān)下載