国产精品久久久久影院,成人午夜福利视频,国产精品久久久久高潮,国产精品 欧美 亚洲 制服,国产精品白浆无码流出

Xilinx Social Media:     訪問Xilinx官方微博    
首頁 >
更多內(nèi)容請(qǐng)?jiān)L問 賽靈思中文官方網(wǎng)站

應(yīng)對(duì)功耗挑戰(zhàn):晶體管技術(shù)方案面臨瓶頸

2011-08-19 18:35:04   來源:EEWORLD   
在電費(fèi)占運(yùn)營成本 (OPEX) 很大一部分,而運(yùn)營成本則占總成本約 70% 的情況下,降低功耗對(duì)運(yùn)營商來說已刻不容緩。以前,芯片提供商想辦法通過晶體管和工藝技術(shù)來降低功耗。雖然晶體管是產(chǎn)生功耗的主要原因,但并非唯一因素,而且通過晶體管來降低功耗作用是有限的。 通過更全面的系統(tǒng)級(jí)方法能夠更有效地降低功耗。只有全面兼顧芯片工藝技術(shù),充分發(fā)揮功率感知型 (power-aware tool) 工具的作用,在代碼設(shè)計(jì)時(shí)即考慮到低功耗需要,調(diào)整系統(tǒng)級(jí)架構(gòu),同時(shí)采用能夠顯著降低系統(tǒng)級(jí)功耗的算法(如在遠(yuǎn)程射頻頭應(yīng)用中使
本文引用地址:
[發(fā)表評(píng)論]
[加入收藏]
[告訴好友]
[打印本頁]
[關(guān)閉窗口]
[返回頂部]
[RSS訂閱]
?
最熱下載更多>>
論壇最新討論更多>>
博客更多>>