国产精品久久久久影院,成人午夜福利视频,国产精品久久久久高潮,国产精品 欧美 亚洲 制服,国产精品白浆无码流出

Altera CTO Misha:硅片融合時代需要哪些技術(shù)

發(fā)布者:EEWorld資訊最新更新時間:2012-05-25 來源: EEWORLD 關(guān)鍵字:Altera  CTO  硅片融合 手機看文章 掃描二維碼
隨時隨地手機看文章

    近日,Altera資深副總裁,首席技術(shù)官Misha Burich訪華。雖然這不是Misha第一次來中國,但卻是他第一次面對國內(nèi)媒體。Misha做了《硅片融合時代的FPGA》的主題發(fā)言,以下是其主題演講中的對于未來硅片融合時代都需要哪些技術(shù)支撐?

    以下文字整理來自Misha發(fā)言:

    硅片融合的時代,對于處理器來講,是在不斷發(fā)展的,從最早的單核CPU,到多核CPU,獨立的硬件加速器,甚至是超級多核產(chǎn)品,構(gòu)成極其復(fù)雜的系統(tǒng),這時候可能現(xiàn)有的方案就不夠了。

   

    在這樣一個復(fù)雜的應(yīng)用需求下,Altera開發(fā)了OpenCL on FPGA,過去OpenCL都是給GPU用的,但其實用OpenCL on FPGA,同樣的性能上面,功耗要比GPU小很多,比如這張圖上面,標準C編譯器給X86,同時FPGA做SOF加速。

    再來看3-D封裝,這項技術(shù)可以把不同的芯片或不同的技術(shù)放到一個封裝上,這同樣是硅片融合,其實Altera在3D技術(shù)上面,我們已經(jīng)研究了有好幾年時間,這個是未來硅片融合一個發(fā)展的趨勢。

    所以最近Altera跟TSMC合作,顯示了我們在3D技術(shù)方面的一個實際的能力。其實我們最近發(fā)布的是一個2.5D的芯片,這是一個測試樣片,跟TSMC合作的。它的一個技術(shù)叫做芯片晶圓沉底的一個技術(shù),COWOS。在同同一個襯底上,有Altera的Die,同時并行放置著另外一個管芯,通過襯底將兩個管芯互連,這就是我們的2.5D技術(shù)。

    除了與TSMC合作之外,我們跟IMEC也有合作,專門研發(fā)3D技術(shù),實際上。

    我們Altera作為FPGA的供應(yīng)商,我們一直在不斷地擴展我們新的市場。在硅片融合的時代到來的時候,我們是希望在這個時代有一個更快速的發(fā)展。所以會看到通過硅片融合我們把這個處理器放到FPGA里面,把DSP放進來,把ASSP放進來,這樣的話,給到我們的一個芯片更低的功耗,更高的功效,還有就是我們能夠在新的領(lǐng)域有更多,更大的成長。

    通過一些支撐技術(shù),比如說3D,Open CL,我們可以使到客戶真正地把硅片融合的技術(shù)用起來。

關(guān)鍵字:Altera  CTO  硅片融合 引用地址:Altera CTO Misha:硅片融合時代需要哪些技術(shù)

上一篇:北京博電借助Xilinx FPGA交付最新系列智能電網(wǎng)測試設(shè)備
下一篇:Altera CTO Misha:硅片融合時代的FPGA新應(yīng)用

推薦閱讀最新更新時間:2025-03-22 20:20

是德科技任命HP老將Jay Alexander為CTO
分拆于安捷倫的是德科技(Keysight),日前任命了公司CTO——Jay Alexander,其目前擔(dān)任安捷倫副總裁兼高性能示波器業(yè)務(wù)總經(jīng)理。 Jay Alexander的任命立即生效,其將在8月分拆完畢后,正式引領(lǐng)是德科技的技術(shù)發(fā)展戰(zhàn)略。此外,他還將負責(zé)產(chǎn)品路線圖的制定和跨部門資源分配,他的任務(wù)是不斷改善是德科技的產(chǎn)品組合,以滿足客戶的需求。 Alexander的整個職業(yè)生涯都奉獻給了HP與安捷倫,其1986年開始在惠普擔(dān)任制造和測試工程師,此后負責(zé)示波器和邏輯分析儀的測試。在安捷倫其負責(zé)安捷倫設(shè)計驗證部門的產(chǎn)品規(guī)劃,其后其先后在安捷倫電子測量架構(gòu)和商業(yè)智能等部門擔(dān)任領(lǐng)導(dǎo)。 Jay Alexander擁有計算機
[測試測量]
是德科技任命HP老將Jay Alexander為<font color='red'>CTO</font>
Altera首次利用Intel EMIB技術(shù)成功實現(xiàn)DRAM和FPGA的異構(gòu)
Altera公司日前公開業(yè)界第一款異構(gòu)系統(tǒng)級封裝(SiP,System-in-Package)器件,集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件,其特殊的體系結(jié)構(gòu)設(shè)計滿足了高性能系統(tǒng)對存儲器帶寬最嚴格的要求。 該器件利用Intel的EMIB技術(shù),實現(xiàn)了DRAM與FPGA的互聯(lián)互通問題。EMIB技術(shù)采用高性能、高密度硅片短橋接在單個封裝中將多個管芯連接起來。EMIB技術(shù)的管芯之間走線非常短,支持Altera以高性價比方式構(gòu)建異構(gòu)SiP器件,與基于中介層的解決方案相比,性能更好,吞吐量更大,而功耗更低。早在2
[嵌入式]
Altera面向OpenCL的軟件開發(fā)套件可快速地提供原型開發(fā)流程
Altera與它的電路板合作伙伴加速了高性能運算、網(wǎng)絡(luò)與SoC應(yīng)用的開發(fā)。 2014年7月1號,北京——Altera公司(Nasdaq: ALTR)今天宣布,幫助編程人員在FPGA中大幅度加速實現(xiàn)算法。Altera面向OpenCL的SDK 14.0版包括對程序設(shè)計非常熟悉的快速原型設(shè)計流程,支持用戶在FPGA加速板上快速進行設(shè)計原型開發(fā)。Altera與它的電路板合作伙伴一起,提供由Altera OpenCL解決方案支持的完整的參考設(shè)計、參考平臺和FPGA開發(fā)板,進一步加速了基于FPGA的應(yīng)用開發(fā)。這些參考平臺也讓定制化的FPGA加速器的開發(fā)更為流暢,以符合特定應(yīng)用的需求。 Altera是唯一提供公開使用的OpenC
[嵌入式]
Wind River為Altera NiosII提供Linux支持
?????? 2009年3月4號,北京Altera公司和Wind River公司今天宣布為Altera Nios? II嵌入式處理器提供Linux支持。嵌入式開發(fā)人員實現(xiàn)基于Nios II處理器的產(chǎn)品時可以在Altera全系列FPGA和HardCopy? ASIC上使用這一Linux解決方案。 ????? Wind River公司的Nios II處理器Linux解決方案基于Linux 2.6內(nèi)核技術(shù)、GNU 4工具鏈和Eclipse Wind River工作臺開發(fā)包。該方案依據(jù)業(yè)界著名的Linux標準和工具,定制支持Nios II指令集,處理器體系結(jié)構(gòu)和定制指令可以在FPGA架構(gòu)中實現(xiàn),從而提高了系統(tǒng)性能。 ????? W
[嵌入式]
Altera拓展Arria GX系列市場
2008 年 4 月 8 號 , Altera 公司今天宣布, Arria ? GX FPGA 系列收發(fā)器速率達到 3.125 Gbps ,進一步降低了靜態(tài)功耗,支持更多的串行協(xié)議?;跇I(yè)界認 可 的 Stratix ? II GX 技術(shù), Arria GX FPGA 能夠以較低的價格在大批量應(yīng)用中實現(xiàn)可靠的信號完整性。更高的收發(fā)器速率、更多的協(xié)議支持以及更低的靜態(tài)功耗使 Arria GX 系列在通信、廣播、計算機、存儲和工業(yè)市場上有很高的應(yīng)用價值。 Arria GX 系列收發(fā)器的性能和功能進一步提高,可驅(qū)動速率 600 Mbps 至 3.125 Gbps 的串行
[新品]
Altera、臺大合作成立“EDA/SOPC聯(lián)合實驗室”,50套開發(fā)軟件免費授權(quán)使用
臺灣大學(xué)與Altera宣布共同成立“EDA/SOPC聯(lián)合實驗室”;Altera此次除了捐贈臺大高端FPGA開發(fā)平臺等硬件外,更有高達50套的Quartus II和Nios II開發(fā)軟件及許多具有高度開發(fā)研究價值的MegaCores,免費授權(quán)讓臺大師生使用,總捐贈金額約新臺幣1億元。此外未來友晶科技還將提供臺大師生軟件和硬設(shè)備上的咨詢與協(xié)助。 Altera全球資深副總裁George Papa表示,臺灣大學(xué)在國際權(quán)威期刊IEEE、SCI每年約有360篇電機信息學(xué)院的學(xué)術(shù)論文發(fā)表,尤其臺大電資學(xué)院教師的研究成果,多年來持續(xù)獲得國際評選肯定;因此該公司很榮幸能與臺大合作成立Altera聯(lián)合實驗室,支持該校師生在芯片系統(tǒng)設(shè)計的發(fā)展與突破。
[焦點新聞]
首屆5G算法創(chuàng)新大賽:SCMA賽事評述
作者:西南交通大學(xué) 范平志教授 多址接入是無線通信物理層最核心的技術(shù)之一,它使得無線基站能區(qū)分且同時服務(wù)多個終端用戶,并使得相互干擾(多址干擾)最小?,F(xiàn)有系統(tǒng)大多采用正交多址接入方式,即多個用戶通過在不同維度上(頻分、時分、碼分等)正交劃分資源來接入,如目前4G系統(tǒng)中采用的OFDMA多址技術(shù)就是其中之一。 正交多址技術(shù)由于其可容納的接入用戶數(shù)與正交資源成正比,而正交資源數(shù)量受限于正交性要求,因此不能滿足未來5G時代廣域連續(xù)覆蓋,熱點高容量、海量連接、低延時接入等的業(yè)務(wù)需求。于是,非正交多址接入就成為當(dāng)下備受矚目的5G多址接入的研究重點。SCMA(Sparse Code Multiple Access)稀疏碼多址接入就是
[網(wǎng)絡(luò)通信]
首屆5G算法創(chuàng)新大賽:SCMA賽事評述
基于FPGA的AD9910控制設(shè)計
隨著數(shù)字信號處理和集成電路的發(fā)展,要求數(shù)據(jù)處理速度越來越高,基于單片機+ DDS (直接數(shù)字頻率合成)的頻率合成技術(shù)已不能滿足目前數(shù)據(jù)處理速度需求。針對這一現(xiàn)狀,本文提出了基于 FPGA +DDS的控制設(shè)計,能夠快速實現(xiàn)復(fù)雜數(shù)字系統(tǒng)的功能。 1 AD9910 的硬件電路設(shè)計 AD9910是ADI公司推出的一款單片DDS器件,內(nèi)部時鐘頻率高達1GHz,模擬輸出頻率高達400 MHz,14-bit的DAC,最小頻率分辨率為0.23 Hz,相位噪聲小于-125 dBc/Hz@1 kHz(400 MHz),窄帶無雜散動態(tài)范圍大于80 dB,串行I/O控制,具有自動線性和隨機的頻率、相位和幅度掃描功能,1 024 32位RAM,
[嵌入式]
基于FPGA的AD9910控制設(shè)計
小廣播
最新嵌入式文章

 
EEWorld訂閱號

 
EEWorld服務(wù)號

 
汽車開發(fā)圈

 
機器人開發(fā)圈

電子工程世界版權(quán)所有 京B2-20211791 京ICP備10001474號-1 電信業(yè)務(wù)審批[2006]字第258號函 京公網(wǎng)安備 11010802033920號 Copyright ? 2005-2025 EEWORLD.com.cn, Inc. All rights reserved